KAIST 최양규·김상현 교수팀, 실리콘 기반 아이징 머신 하드웨어 개발

기존 CMOS 공정으로 조합 최적화 전용 연산 플랫폼 구현… 물류·금융·반도체 설계 등 산업 응용 기대

KAIST 연구진이 기존 실리콘 반도체 공정만으로 구현 가능한 차세대 최적화 전용 연산 하드웨어를 개발했다. KAIST는 전기및전자공학부 최양규 교수와 김상현 교수 공동 연구팀이 기존 실리콘 반도체 공정을 활용해 ‘오실레이터 기반 아이징 머신’을 구현하는 데 성공했다고 6일 밝혔다. 이번 기술은 별도 설비 없이 기존 반도체 생산 라인에서 생산과 적용이 가능하다는 점에서, 조합 최적화 문제 해결을 위한 반도체 기반 특화 연산 플랫폼으로 제시됐다. 빅데이터와 인공지능 시대에는 가능한 모든 경우 중 가장 효율적인 답을 찾는 조합 최적화 문제가 산업 전반에서 중요해지고 있다. 물류 경로 최적화, 금융 포트폴리오 구성, 반도체 회로 배치, 통신 네트워크 설계, 자원 분배 등 다양한 분야에서 최적의 해를 빠르게 찾는 능력이 경쟁력과 직결된다.

기존 컴퓨터 구조는 중앙처리장치와 메모리가 분리돼 있어 데이터 이동에 따른 전력 소모와 지연이 크고, 문제 규모가 커질수록 필요한 연산 자원이 급격히 늘어나는 한계가 있었다. 아이징 머신은 이러한 문제를 물리 시스템의 에너지 최소화 과정으로 바꿔 해를 찾는 특수 목적형 컴퓨터로, 조합 최적화 문제를 빠르고 효율적으로 풀기 위한 대안으로 연구돼 왔다.

연구팀이 주목한 것은 일정한 주기로 신호를 반복하는 진동 소자인 오실레이터다. 여러 오실레이터가 서로 신호를 주고받으며 박자를 맞추는 과정에서 시스템은 자연스럽게 가장 안정적인 상태에 도달하고, 이 과정에서 최적의 해를 찾는다. 기존 오실레이터 기반 아이징 머신은 오실레이터 간 미세한 주파수 편차를 정밀하게 제어하기 어렵고, 소자 간 연결도 제한적이어서 복잡한 문제를 푸는 데 한계가 있었다. KAIST 연구팀은 이를 극복하기 위해 오실레이터와 소자 간 상호작용 강도를 조절하는 커플러를 모두 단일 실리콘 트랜지스터로 구현하는 방식을 도입했다.

연구팀은 단일 트랜지스터의 부유 바디 특성을 활용해 스스로 발진하는 오실레이터를 구현했다. 이 오실레이터는 게이트 전압을 조절해 고유 주파수를 정밀하게 조정할 수 있다. 또한 별도 트랜지스터를 커플러로 활용해 오실레이터 간 결합 강도를 능동적으로 조절하도록 했다. 이를 통해 연결 강도를 여러 단계로 표현하는 다중 상태 커플링이 가능해졌고, 다양한 가중치를 가진 조합 최적화 문제를 더 유연하게 구현할 수 있게 됐다.

연구팀은 이번 기술을 활용해 대표적인 조합 최적화 문제인 최대 절단 문제 해결에 성공했다. 최대 절단은 네트워크의 정점을 두 그룹으로 나눌 때 서로 다른 그룹을 연결하는 간선의 합이 최대가 되도록 분할하는 문제다. 이는 물류 경로, 금융 포트폴리오, 반도체 회로 배치 등 여러 산업 문제와 연결될 수 있는 대표적 최적화 과제다. 연구팀은 소규모 문제를 실제 하드웨어 실험으로 검증했으며, 100노드급 대규모 문제는 실험 데이터를 바탕으로 한 준경험적 시뮬레이션을 통해 성능을 확인했다. 자료에 포함된 연구 그림은 실리콘 오실레이터와 커플러를 사용한 아이징 머신 구조를 제시하며, 각 오실레이터의 위상이 아이징 스핀 상태에 대응되고 커플러가 결합 강도를 조절하는 방식으로 문제를 표현하는 원리를 보여준다.

이번 연구의 가장 큰 특징은 특수 소재나 비표준 공정 없이 현재 반도체 산업에서 사용하는 CMOS 공정을 그대로 활용했다는 점이다. 오실레이터와 커플러를 모두 표준 실리콘 소자로 구현했기 때문에 기존 반도체 산업 인프라와 호환될 수 있으며, 별도의 설비 투자 없이 대량 생산과 상용화 가능성을 높일 수 있다. 또한 단일 트랜지스터 기반 구조는 기존 링 오실레이터 기반 회로보다 면적과 전력 소모를 줄일 수 있어 초고집적 반도체 구현에 유리하다. 주파수 편차 보정과 다중 비트 결합 기능은 대규모·가중치 기반 최적화 문제를 안정적으로 해결할 수 있는 기반으로 제시됐다.

최양규 교수는 이번 연구가 오실레이터와 커플러를 모두 실리콘 소자로 구현해 확장성과 정밀도를 동시에 확보한 아이징 머신 하드웨어라고 설명했다. 이어 반도체 설계 자동화, 통신 네트워크 최적화, 자원 분배 등 대규모 조합 최적화가 필요한 산업 분야에 적용될 것으로 기대한다고 밝혔다. 이번 연구에는 KAIST 전기및전자공학부 윤성윤 박사과정과 김준표 박사가 공동 제1저자로 참여했다. 연구 결과는 과학 분야 국제 학술지 ‘사이언스 어드밴시스(Science Advances)’에 3월 27일자로 게재됐다. 논문명은 ‘Scalable Ising machine composed entirely of Si transistors’다.

이번 연구는 한국연구재단의 차세대지능형반도체기술개발사업, 국가반도체연구실지원핵심기술개발사업, PIM인공지능반도체핵심기술개발사업의 지원을 받아 수행됐다. KAIST 연구팀의 성과는 기존 범용 컴퓨터의 한계를 보완할 수 있는 저전력·고집적 특화 연산 하드웨어의 가능성을 보여주며, 향후 AI 시대의 대규모 최적화 문제를 반도체 기반 물리 연산 플랫폼으로 해결하는 방향을 제시한 연구로 정리된다.

#KAIST #최양규 #김상현 #아이징머신 #실리콘반도체